అధునాతన ప్యాకేజింగ్ కోసం ప్రాథమిక పదజాలం

అధునాతన ప్యాకేజింగ్ అనేది 'మోర్ దన్ మూర్' యుగం యొక్క సాంకేతిక ముఖ్యాంశాలలో ఒకటి.ప్రతి ప్రాసెస్ నోడ్‌లో చిప్‌లు సూక్ష్మీకరించడం చాలా కష్టంగా మరియు ఖరీదైనవిగా మారడంతో, ఇంజనీర్లు బహుళ చిప్‌లను అధునాతన ప్యాకేజీలలో ఉంచుతున్నారు, తద్వారా వాటిని కుదించడానికి కష్టపడాల్సిన అవసరం లేదు.ఈ కథనం అధునాతన ప్యాకేజింగ్ టెక్నాలజీలో ఉపయోగించే 10 అత్యంత సాధారణ పదాలకు సంక్షిప్త పరిచయాన్ని అందిస్తుంది.

2.5D ప్యాకేజీలు

2.5D ప్యాకేజీ అనేది సాంప్రదాయ 2D IC ప్యాకేజింగ్ టెక్నాలజీ యొక్క అభివృద్ధి, ఇది చక్కటి లైన్ మరియు స్పేస్ వినియోగాన్ని అనుమతిస్తుంది.2.5D ప్యాకేజీలో, బేర్ డైలు పేర్చబడి ఉంటాయి లేదా ఇంటర్‌పోజర్ లేయర్ పైన సిలికాన్ వయా వియాస్ (TSVలు)తో పక్కపక్కనే ఉంచబడతాయి.బేస్, లేదా ఇంటర్‌పోజర్ లేయర్, చిప్‌ల మధ్య కనెక్టివిటీని అందిస్తుంది.

2.5D ప్యాకేజీ సాధారణంగా హై-ఎండ్ ASICలు, FPGAలు, GPUలు మరియు మెమరీ క్యూబ్‌ల కోసం ఉపయోగించబడుతుంది.2008 Xilinx తన పెద్ద FPGAలను అధిక దిగుబడితో నాలుగు చిన్న చిప్‌లుగా విభజించింది మరియు వాటిని సిలికాన్ ఇంటర్‌పోజర్ లేయర్‌కు కనెక్ట్ చేసింది.2.5D ప్యాకేజీలు అలా పుట్టాయి మరియు చివరికి అధిక బ్యాండ్‌విడ్త్ మెమరీ (HBM) ప్రాసెసర్ ఇంటిగ్రేషన్ కోసం విస్తృతంగా ఉపయోగించబడ్డాయి.

2.5D ప్యాకేజీ యొక్క రేఖాచిత్రం

3D ప్యాకేజింగ్

3D IC ప్యాకేజీలో, లాజిక్ డై ఒకదానితో ఒకటి పేర్చబడి లేదా స్టోరేజ్ డైతో పేర్చబడి ఉంటుంది, ఇది పెద్ద సిస్టమ్-ఆన్-చిప్స్ (SoCs)ని నిర్మించాల్సిన అవసరాన్ని తొలగిస్తుంది.డై ఒక యాక్టివ్ ఇంటర్‌పోజర్ లేయర్ ద్వారా ఒకదానితో ఒకటి అనుసంధానించబడి ఉంటుంది, అయితే 2.5D IC ప్యాకేజీలు ఇంటర్‌పోజర్ లేయర్‌పై భాగాలను పేర్చడానికి వాహక బంప్‌లు లేదా TSVలను ఉపయోగిస్తాయి, 3D IC ప్యాకేజీలు TSVలను ఉపయోగించే భాగాలకు సిలికాన్ పొరల యొక్క బహుళ లేయర్‌లను కనెక్ట్ చేస్తాయి.

TSV సాంకేతికత అనేది 2.5D మరియు 3D IC ప్యాకేజీలలో కీలకమైన సాంకేతికత, మరియు సెమీకండక్టర్ పరిశ్రమ 3D IC ప్యాకేజీలలో DRAM చిప్‌లను ఉత్పత్తి చేయడానికి HBM సాంకేతికతను ఉపయోగిస్తోంది.

3D ప్యాకేజీ యొక్క క్రాస్-సెక్షనల్ వీక్షణ, సిలికాన్ చిప్‌ల మధ్య నిలువు ఇంటర్‌కనెక్షన్ మెటాలిక్ కాపర్ TSVల ద్వారా సాధించబడుతుందని చూపిస్తుంది.

చిప్లెట్

చిప్లెట్స్ అనేది 3D IC ప్యాకేజింగ్ యొక్క మరొక రూపం, ఇది CMOS మరియు నాన్-CMOS భాగాల యొక్క భిన్నమైన ఏకీకరణను అనుమతిస్తుంది.మరో మాటలో చెప్పాలంటే, అవి ప్యాకేజీలోని పెద్ద SoCల కంటే చిన్న SoCలు, వీటిని చిప్లెట్‌లు అని కూడా పిలుస్తారు.

పెద్ద SoCని చిన్న, చిన్న చిప్‌లుగా విభజించడం వలన ఒక బేర్ డై కంటే ఎక్కువ దిగుబడి మరియు తక్కువ ఖర్చులు లభిస్తాయి.చిప్లెట్లు డిజైనర్లు ఏ ప్రాసెస్ నోడ్‌ని ఉపయోగించాలో మరియు దానిని తయారు చేయడానికి ఏ సాంకేతికతను ఉపయోగించాలో పరిగణించకుండా విస్తృత శ్రేణి IP ప్రయోజనాన్ని పొందేందుకు అనుమతిస్తాయి.వారు చిప్‌ను రూపొందించడానికి సిలికాన్, గాజు మరియు లామినేట్‌లతో సహా అనేక రకాల పదార్థాలను ఉపయోగించవచ్చు.

చిప్లెట్-ఆధారిత వ్యవస్థలు మధ్యవర్తి పొరపై బహుళ చిప్లెట్‌లతో రూపొందించబడ్డాయి

ఫ్యాన్ అవుట్ ప్యాకేజీలు

ఫ్యాన్ అవుట్ ప్యాకేజీలో, "కనెక్షన్" అనేది మరింత బాహ్య I/Oని అందించడానికి చిప్ యొక్క ఉపరితలం నుండి ఫ్యాన్ చేయబడింది.ఇది డైలో పూర్తిగా పొందుపరచబడిన ఎపోక్సీ మోల్డింగ్ మెటీరియల్ (EMC)ని ఉపయోగిస్తుంది, వేఫర్ బంపింగ్, ఫ్లక్సింగ్, ఫ్లిప్-చిప్ మౌంటింగ్, క్లీనింగ్, బాటమ్ స్ప్రేయింగ్ మరియు క్యూరింగ్ వంటి ప్రక్రియల అవసరాన్ని తొలగిస్తుంది.అందువల్ల, మధ్యవర్తిత్వ పొర కూడా అవసరం లేదు, ఇది వైవిధ్య ఏకీకరణను చాలా సులభతరం చేస్తుంది.

ఫ్యాన్-అవుట్ టెక్నాలజీ ఇతర ప్యాకేజీ రకాల కంటే ఎక్కువ I/Oతో చిన్న ప్యాకేజీని అందిస్తుంది మరియు 2016లో Apple తన 16nm అప్లికేషన్ ప్రాసెసర్ మరియు మొబైల్ DRAMని ఐఫోన్ కోసం ఒకే ప్యాకేజీగా ఏకీకృతం చేయడానికి TSMC యొక్క ప్యాకేజింగ్ టెక్నాలజీని ఉపయోగించగలిగినప్పుడు ఇది టెక్నాలజీ స్టార్. 7.

ఫ్యాన్ అవుట్ ప్యాకేజింగ్

ఫ్యాన్-అవుట్ వేఫర్ లెవల్ ప్యాకేజింగ్ (FOWLP)

FOWLP సాంకేతికత అనేది సిలికాన్ చిప్‌ల కోసం మరిన్ని బాహ్య కనెక్షన్‌లను అందించే పొర-స్థాయి ప్యాకేజింగ్ (WLP)లో మెరుగుదల.ఇది చిప్‌ను ఎపోక్సీ మౌల్డింగ్ మెటీరియల్‌లో పొందుపరచడం మరియు తరువాత పొర ఉపరితలంపై అధిక సాంద్రత కలిగిన పునఃపంపిణీ పొరను (RDL) నిర్మించడం మరియు పునర్నిర్మించిన పొరను రూపొందించడానికి టంకము బంతులను వర్తింపజేయడం.

FOWLP ప్యాకేజీ మరియు అప్లికేషన్ బోర్డ్ మధ్య పెద్ద సంఖ్యలో కనెక్షన్‌లను అందిస్తుంది మరియు డై కంటే సబ్‌స్ట్రేట్ పెద్దది అయినందున, డై పిచ్ నిజానికి మరింత రిలాక్స్‌గా ఉంటుంది.

FOWLP ప్యాకేజీకి ఉదాహరణ

విజాతీయ ఏకీకరణ

ఉన్నత-స్థాయి సమావేశాలలో విడివిడిగా తయారు చేయబడిన వివిధ భాగాల ఏకీకరణ కార్యాచరణను మెరుగుపరుస్తుంది మరియు ఆపరేటింగ్ లక్షణాలను మెరుగుపరుస్తుంది, కాబట్టి సెమీకండక్టర్ కాంపోనెంట్ తయారీదారులు ఫంక్షనల్ భాగాలను వివిధ ప్రక్రియల ప్రవాహాలతో కలిపి ఒకే అసెంబ్లీలో చేయగలరు.

హెటెరోజెనియస్ ఇంటిగ్రేషన్ అనేది సిస్టమ్-ఇన్-ప్యాకేజీ (SiP) మాదిరిగానే ఉంటుంది, అయితే ఒకే సబ్‌స్ట్రేట్‌పై బహుళ బేర్ డైలను కలపడానికి బదులుగా, ఇది ఒకే సబ్‌స్ట్రేట్‌పై చిప్లెట్‌ల రూపంలో బహుళ IPలను మిళితం చేస్తుంది.ఒకే ప్యాకేజీలో విభిన్న ఫంక్షన్లతో బహుళ భాగాలను కలపడం అనేది వైవిధ్య ఇంటిగ్రేషన్ యొక్క ప్రాథమిక ఆలోచన.

వైవిధ్య ఏకీకరణలో కొన్ని సాంకేతిక బిల్డింగ్ బ్లాక్‌లు

HBM

HBM అనేది స్టాండర్డ్ స్టాక్ స్టోరేజ్ టెక్నాలజీ, ఇది స్టాక్ లోపల మరియు మెమరీ మరియు లాజికల్ భాగాల మధ్య డేటా కోసం అధిక బ్యాండ్‌విడ్త్ ఛానెల్‌లను అందిస్తుంది.మరింత I/O మరియు బ్యాండ్‌విడ్త్‌ని సృష్టించడానికి HBM ప్యాకేజీలు మెమరీ డైని స్టాక్ చేస్తాయి మరియు వాటిని TSV ద్వారా కనెక్ట్ చేస్తాయి.

HBM అనేది JEDEC ప్రమాణం, ఇది అప్లికేషన్ ప్రాసెసర్‌లు, GPUలు మరియు SoCలతో పాటుగా ఒక ప్యాకేజీలో DRAM భాగాల యొక్క బహుళ లేయర్‌లను నిలువుగా అనుసంధానిస్తుంది.HBM ప్రధానంగా హై-ఎండ్ సర్వర్‌లు మరియు నెట్‌వర్కింగ్ చిప్‌ల కోసం 2.5D ప్యాకేజీగా అమలు చేయబడింది.HBM2 విడుదల ఇప్పుడు ప్రారంభ HBM విడుదల యొక్క సామర్థ్యం మరియు క్లాక్ రేట్ పరిమితులను సూచిస్తుంది.

HBM ప్యాకేజీలు

ఇంటర్మీడియట్ లేయర్

ఇంటర్‌పోజర్ లేయర్ అనేది ప్యాకేజీలోని మల్టీ-చిప్ బేర్ డై లేదా బోర్డ్ నుండి ఎలక్ట్రికల్ సిగ్నల్స్ పంపబడే వాహిక.ఇది సాకెట్లు లేదా కనెక్టర్‌ల మధ్య విద్యుత్ ఇంటర్‌ఫేస్, ఇది సిగ్నల్‌లను మరింత దూరంగా ప్రచారం చేయడానికి మరియు బోర్డులోని ఇతర సాకెట్‌లకు కూడా కనెక్ట్ చేయడానికి అనుమతిస్తుంది.

ఇంటర్‌పోజర్ పొరను సిలికాన్ మరియు ఆర్గానిక్ మెటీరియల్స్‌తో తయారు చేయవచ్చు మరియు మల్టీ-డై డై మరియు బోర్డ్ మధ్య వంతెనగా పనిచేస్తుంది.సిలికాన్ ఇంటర్‌పోజర్ లేయర్‌లు అధిక ఫైన్ పిచ్ I/O సాంద్రత మరియు TSV నిర్మాణ సామర్థ్యాలతో నిరూపితమైన సాంకేతికత మరియు 2.5D మరియు 3D IC చిప్ ప్యాకేజింగ్‌లో కీలక పాత్ర పోషిస్తాయి.

సిస్టమ్ విభజన చేయబడిన ఇంటర్మీడియట్ లేయర్ యొక్క సాధారణ అమలు

పునఃపంపిణీ పొర

పునఃపంపిణీ లేయర్ ప్యాకేజీలోని వివిధ భాగాల మధ్య విద్యుత్ కనెక్షన్‌లను ప్రారంభించే రాగి కనెక్షన్‌లు లేదా అమరికలను కలిగి ఉంటుంది.ఇది లోహ లేదా పాలీమెరిక్ విద్యుద్వాహక పదార్థం యొక్క పొర, దీనిని బేర్ డైతో ప్యాకేజీలో పేర్చవచ్చు, తద్వారా పెద్ద చిప్‌సెట్‌ల I/O అంతరాన్ని తగ్గిస్తుంది.పునఃపంపిణీ లేయర్‌లు 2.5D మరియు 3D ప్యాకేజీ సొల్యూషన్‌లలో అంతర్భాగంగా మారాయి, వాటిపై ఉన్న చిప్‌లు మధ్యవర్తి పొరలను ఉపయోగించి ఒకదానితో ఒకటి సంభాషించడానికి వీలు కల్పిస్తాయి.

పునఃపంపిణీ పొరలను ఉపయోగించి ఇంటిగ్రేటెడ్ ప్యాకేజీలు

టి.ఎస్.వి

TSV అనేది 2.5D మరియు 3D ప్యాకేజింగ్ సొల్యూషన్‌ల కోసం కీలకమైన అమలు సాంకేతికత మరియు ఇది సిలికాన్ వేఫర్ డై ద్వారా నిలువు ఇంటర్‌కనెక్ట్‌ను అందించే రాగితో నిండిన పొర.ఇది విద్యుత్ కనెక్షన్‌ని అందించడానికి మొత్తం డై గుండా వెళుతుంది, డై యొక్క ఒక వైపు నుండి మరొక వైపుకు అతి చిన్న మార్గాన్ని ఏర్పరుస్తుంది.

త్రూ-హోల్స్ లేదా వయాస్ పొర యొక్క ముందు వైపు నుండి కొంత లోతు వరకు చెక్కబడి ఉంటాయి, ఇది ఇన్సులేట్ చేయబడుతుంది మరియు వాహక పదార్థాన్ని (సాధారణంగా రాగి) డిపాజిట్ చేయడం ద్వారా నింపబడుతుంది.చిప్‌ను రూపొందించిన తర్వాత, TSV ఇంటర్‌కనెక్ట్‌ను పూర్తి చేయడానికి వయాస్‌ను మరియు పొర వెనుక భాగంలో నిక్షిప్తం చేయబడిన లోహాన్ని బహిర్గతం చేయడానికి ఇది పొర వెనుక వైపు నుండి పలుచగా ఉంటుంది.